TSMC의 3 세대 3NM 노드가 궤도에 올랐으며 N3P는 올해 말 대량 생산됩니다.

N3E 공정은 예정대로 대량 생산에 입력했으며, 결함 밀도는 2020 년 대량 생산 중 N5 공정과 비교할 수 있습니다. TSMCN3 기술을 기반으로 한 M3에 비해 트랜지스터의 수와 작동 클럭 속도가 증가했습니다.

TSMC 경영진은이 행사에서 "N3E는 작년 4 분기에 계획대로 대량 생산을 시작했다. 우리는 고객의 제품에서 우수한 생산 성능을 보았으므로 실제로 계획대로 시장에 진출했다"고 말했다.

N3E 프로세스의 주요 세부 사항은 TSMC의 1 세대 N3 프로세스 (N3B라고도 함)와 비교하여 단순화입니다.EUV 리소그래피가 필요한 일부 층을 제거하고 EUV 더블 패터닝의 사용을 완전히 피함으로써 N3E는 생산 비용을 줄이고 공정 창을 넓히고 수율을 향상시킵니다.그러나 이러한 변화는 때때로 트랜지스터 밀도와 전력 효율을 감소 시키는데, 이는 설계 최적화를 통해 완화 될 수있는 트레이드 오프입니다.

앞으로 N3P 프로세스는 N3E에 대한 광학 스케일링을 제공하며 유망한 진보를 보여줍니다.필요한 자격 인증을 통과했으며 N3E에 가까운 수익률 성능을 보여줍니다.TSMC의 기술 포트폴리오의 다음 진화는 동일한 클럭 속도에서 최대 4%까지 성능을 향상 시키거나 전력 소비를 약 9% 줄이며 하이브리드 설계 구성 칩의 트랜지스터 밀도를 4% 증가시키는 것을 목표로합니다.

N3P는 N3E의 IP 모듈, 설계 도구 및 방법과의 호환성을 유지하여 개발자에게 매력적인 선택입니다.이 연속성은 대부분의 새로운 칩 설계 (Chips)가 N3E를 사용하여 N3P로 전환하여 후자의 성능 및 비용 효율성을 활용할 것으로 예상됩니다.

N3P의 최종 생산 준비 작업은 올해 하반기에 HVM (Mass Production) 단계에 들어갈 것으로 예상됩니다.TSMC는 칩 디자이너가 즉시 채택 할 것으로 기대합니다.성능과 비용 장점을 감안할 때 N3P는 Apple 및 AMD를 포함한 TSMC 고객이 선호 할 것으로 예상됩니다.

N3P 기반 칩의 정확한 출시일은 여전히 불확실하지만, Apple과 같은 주요 제조업체는 2025 년까지 SOC 용 SCOT 용 SMANTPHONE, PRISUSTION COMPUTER 및 TABLET을 포함한이 기술을 사용 하여이 기술을 사용할 것으로 예상됩니다.

TSMC 경영진은“우리는 또한 N3P 기술을 성공적으로 제공했습니다."인증을 받았으며 수익률 성능은 N3E에 가깝습니다. (프로세스 기술)도 올해 후반에 제품 고객의 웨이퍼를 받았으며 생산은 N3P (PPA Advantage)로 인해 대부분의 것으로 예상됩니다.N3의 웨이퍼는 N3P를 향해 흐릅니다. "